数字电路电子时钟课程设计

数字电路电子时钟课程设计 1 数字电路电子时钟课程设计 整个数字钟由时间计数电路、 晶体振荡电路、 校正电路、 整点报时电路组成。 其 中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正 常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位， 而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由 晶振电路产生，并输入各电路 方案论证方案一数字电子钟由信号发生器、 “时、分、秒”计数器、译码 器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基 信号，它直接决定计时系统的精度，一般用 555 构成的振荡器加分频器来实现。 优点数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式 时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因 此得到了广泛的使用。 方案二秒、分计数器为 60 进制计数器，小时计数器为 24 进制计数器。实 现这两种模数的计数器采用中规模集成计数器 74LS90 构成。 优点简单易懂，比较好调试。 1 设计原理数字电子钟由信号发生器、 “时、分、秒”计数器、译码器及显示 器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它 直接决定计时系统的精度，一般用 555 构成的振荡器加分频器来实现。将标准秒 脉冲信号送入“秒计数器” ，该计数器采用 60 进制计数器，每累计 60 秒发出一 个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采 用 60 进制计数器， 每累计 60 分， 发出一个 “时脉冲” 信号， 该信号将被送到 “时 计数器” 。 “时计数器”采用 24 进制计数器，可以实现一天 24h 的累计。译码显 示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位 LED 显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信 号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字 数字电路电子时钟课程设计 2 进行校对调整。其数字电子钟系统框图如下 时 显 示 器秒 显 示 器分 显 示 器 时 译 码 器 分 译 码 器 秒 译 码 器 整 点 报 时 时 计 数 器分 计 数 器秒 计 数 器 时 钟 校 准 振 荡 器分 频 器秒 脉 冲 图 1 数 字 电 子 钟 系 统 框 图 4 详细设计及实验步骤 4.1 秒脉冲信号发生器秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分， 它的精度和稳定度决定了数字 钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器 通常用 555 定时器与 RC 构成的多谐振荡器， 经过调整输出 1000Hz 脉冲。 分频器 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片 74LS90 进行级联，因为每片为 1/10 分频器， 三片级联好获得 1Hz标准秒脉冲。其电路图如下 数字电路电子时钟课程设计 3 图 2 秒 脉 冲 信 号 发 生 器 4.2 秒、分、时计时器电路设计 秒、分计数器为 60 进制计数器，小时计数器为 24 进制计数器。实现这两种 模数的计数器采用中规模集成计数器 74LS90 构成。 60 进制计数器由 74LS90 构成的 60 进制计数器，将一片 74LS90 设计成 10 进制加法计数器，另一片设置 6 进制加法计数器。两片 74LS90 按反馈清零法 串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分 计数器的输入脉冲 CP1。下图电路即可作为秒计数器，也可作为分计数器。 24 进制计数器由 74LS90 构成的二十进制计数器，将一片 74LS90 设计成 4 进 制加法计数器，另一片设置 2 进制加法计数器。即个位计数状态为 Qd Qc Qb Qa 0100 十位计数状态为 Qd Qc Qb Qa 0010 时，要求计数器归零。通过把个位 Qc、十位 Qb 相与后的信号送到个位、十位计数器的清零端，使计数器清零，从 而构成 24 进制计数器。电路图如下 数字电路电子时钟课程设计 4 图 3 60 进 制 计 数 器 图 4 24 进 制 计 数 器 4.3 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数 字。用与驱动 LED 七段数码管的译码器常用的有 74LS48。74LS48 是 BCD-7 段 译码器/驱动器，输出高电平有效，专用于驱动 LED 七段共阴极显示数码管。若 将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行 不同数字的显示。在译码管输出与数码管之间串联电阻 R 作为限流电阻。 数